clk | ssram_128x8 | [Ports] |
rd_addr | ssram_128x8 | [Ports] |
rd_data | ssram_128x8 | [Ports] |
we | ssram_128x8 | [Ports] |
wr_addr | ssram_128x8 | [Ports] |
wr_data | ssram_128x8 | [Ports] |
clk | ssram_128x8 | [Inputs] |
rd_addr | ssram_128x8 | [Inputs] |
rd_data | ssram_128x8 | [Outputs] |
we | ssram_128x8 | [Inputs] |
wr_addr | ssram_128x8 | [Inputs] |
wr_data | ssram_128x8 | [Inputs] |
C_ADDSUB_V1_0 | ssram_128x8 | [Includes] |
C_COMPARE_V1_0 | ssram_128x8 | [Includes] |
C_MEM_DP_BLOCK_V1_0 | ssram_128x8 | [Includes] |
C_MUX_BIT_V1_0 | ssram_128x8 | [Includes] |
C_MUX_BUS_V1_0 | ssram_128x8 | [Includes] |
C_REG_FD_V1_0 | ssram_128x8 | [Includes] |
u0 | ssram_128x8 | [Components] |